Poids de l’Open access dans la production CNRS
Home
Resources
Graphs
Search
Export
Sign in
Titre
Effect of interface traps for ultra-thin high-k gate dielectric based MIS devices on the capacitance-voltage characteristics
XX
BSO - Titre
Effect of interface traps for ultra-thin high-k gate dielectric based MIS devices on the capacitance-voltage characteristics
XX
DOI
DOI
10.1016/j.microrel.2017.06.056
XX
DOAI
DOAI
10.1016/j.microrel.2017.06.056
XX
Identifiant WoS
WOS:000409291200019
XX
Accès ouvert
OA - Non
XX
Source - Accès ouvert
OA - Non
XX
Type d'accès
Non OA
XX
Editeur
Elsevier
XX
Source
MICROELECTRONICS RELIABILITY
XX
ISSN
0026-2714
XX
Type de document
Article
XX
Notoriété
2 - Acceptable
XX
CNRS
Oui
XX
CNRS - Institut
INSIS - Institut des sciences de l'ingénierie et des systèmes
XX
uid:/90FZPH7Z
12/10/2021 14:52:51 (latest)
Add field
Share/Export
Powered by
Lodex
9.6.0
